LAB 4 THỰC HIỆN HỆ TỔ HỢP VÀ HỆ TUẦN TỰ CƠ BẢN TRÊN FPGA

A. PRELAB

BÀI CHUẨN BỊ 1

Mục tiêu:

Nắm được các thức mô tả mạch cộng toàn phần (FA) sửdụng ngôn ngữ SystemVerilog.

Yêu cầu:Sinh viên đọc đoạn chương trình sau đây dùng để môtả bộ FA.

module FA_ex1(

input A,

input B,

input Ci,

output S,

output Co);

assign S = A ^ B ^ Ci;

assign Co=(A&B)|(A&Ci)|(B&Ci);

endmodule 

Hình 4.1: Bộ cộng toàn phần Full Adder

⮚ Sinh viên tiến hành biên dịch đoạn chương trình trên. Sau đó, sinh viên tiến mô phỏng

dạng sóng ngõ ra trong tất cả các trường hợp của ngõ vào. Chụp hình dạng sóng ngõ ra

LINK DOWNLOAD

A. PRELAB

BÀI CHUẨN BỊ 1

Mục tiêu:

Nắm được các thức mô tả mạch cộng toàn phần (FA) sửdụng ngôn ngữ SystemVerilog.

Yêu cầu:Sinh viên đọc đoạn chương trình sau đây dùng để môtả bộ FA.

module FA_ex1(

input A,

input B,

input Ci,

output S,

output Co);

assign S = A ^ B ^ Ci;

assign Co=(A&B)|(A&Ci)|(B&Ci);

endmodule 

Hình 4.1: Bộ cộng toàn phần Full Adder

⮚ Sinh viên tiến hành biên dịch đoạn chương trình trên. Sau đó, sinh viên tiến mô phỏng

dạng sóng ngõ ra trong tất cả các trường hợp của ngõ vào. Chụp hình dạng sóng ngõ ra

LINK DOWNLOAD

Chuyên mục: D. Luận văn chuyên ngành Công nghệ thông tin (Information Technology)