Đồ án Thiết kế hệ thống xử lý ảnh số trên nền FPGA (Ngô Hải Bắc)

Mục đích của đồán này là nghiên cứu các khái niệm cơ bản của Thịgiác máy tính và xửlý ảnh số. Đồng thời trên cơ sởđó, chúng em xây dựng một hệthống cảm biến thịgiác trên nền phần cứng vi mạch khảtrình FPGA. Cảm biến này thực hiện các chức năng cơ sởcủa một cảm biến thịgiác : đó là tiếp nhận thông tin từhình ảnh thu được để xửlý và phục vụcho các quá trình phân tích cao hơn.

NỘI DUNG:

Danh mục các hình vẽtrong đồán tốt nghiệp...................................................................................... 6

Mởđầu........................................................................................................................................................ 8

Phần 1 : Cơsởlý thuyết xửlý ảnh số................................................................................................... 10

1.1. Khái quát vềhệthống Thịgiác máy tính và Cảm biến thịgiác........................................ 10

1.3. Các thành phần của hệthống xửlý ảnh: ............................................................................. 16

1.3.1. Thành phần thu thập ảnh, Camera và vấn đềđịnh dạng ảnh.................................. 16

1.3.2. Thành phần xửlý ảnh .................................................................................................... 17

1.3.2.1. Các khái niệm cơbản của xửlý ảnh số................................................................ 17

1.3.2.2. Các thuật toán xửlý ảnh số................................................................................... 18

1.4. Một sốgiải pháp phần cứng cho hệthống thịgiác máy ................................................... 28

FPGA ................................................................................................................................................ 28

DSP Processor ................................................................................................................................. 28

Mainboard, laptop ......................................................................................................................... 29

Phần 2 : Khái quát vềFPGA và mạch phát triển XST 3S1000 của XESS...................................... 31

2.1. Giới thiệu chung vềFPGA và ngôn ngữVHDL .............................................................. 31

2.1.1. Khái niệm và ứng dụng FPGA .................................................................................... 31

2.1.2. Kiến trúc FPGA............................................................................................................... 32

2.1.2.1. Kiến trúc chung FPGA .......................................................................................... 32

Configurable Logic Blocks (CLBs)...................................................................................... 33

Configurable I/O Blocks ....................................................................................................... 34

Programmable Interconnect................................................................................................. 34

Mạch đồng hồ(Clock Circuitry )......................................................................................... 35

2.1.2.2. So sánh giữa cấu trúc nhỏvà cấu trúc lớn ......................................................... 36

2.1.2.3. So sánh giữa SDRAM Programming và Anti-fuse programming ................ 36

2.1.2.4. Cấu trúc FPGA của Spartan 3............................................................................... 37

2.1.3. Trình tựthiết kếmột chip ............................................................................................ 38

www.ngohaibac.net

Ghi các đặc điểm kĩ thuật ..................................................................................................... 39

Chọn công nghệ...................................................................................................................... 40

Chọn một hướng tiếp cận thiết kế...................................................................................... 40

Chọn công cụtổng hợp ......................................................................................................... 40

Thiết kếchip ........................................................................................................................... 41

Mô phỏng – cái nhìn tổng quan vềthiết kế...................................................................... 41

Tổng hợp.................................................................................................................................. 41

Place and Route ...................................................................................................................... 41

Mô phỏng lại – tổng quan cuối cùng.................................................................................. 42

Kiểm tra.................................................................................................................................... 42

2.1.4. Ngôn ngữmô tảphần cứng VHDL............................................................................. 42

Trình tựthiết kếmột chíp dựa trên VHDL........................................................................... 43

2.2. Giới thiệu mạch phát triển XST 3S 1000 của hãng XESS................................................ 44

2.2.1. XSA-3S1000...................................................................................................................... 45

2.2.2. XST-3.0 (XStend Board)................................................................................................. 46

2.3. Giới thiệu hãng Xilinx và các công cụlập trình: .............................................................. 49

Hãng Xilinx ..................................................................................................................................... 49

ISE 9.2 ............................................................................................................................................... 49

LogicCore 9.2................................................................................................................................... 49

EDK 9.2............................................................................................................................................. 50

System Generator 9.2..................................................................................................................... 50

Phần 3 : Xây dựng hệthống xửlí ảnh động trên nền FPGA .......................................................... 51

3.1. Sơđồcấu trúc hệthống xửlí ảnh động ............................................................................. 51

3.2. Xây dựng hệthống thu thập, lưu trữ, xửlý và hiển thịảnh .......................................... 53

3.2.1. Thành phần thu thập ảnh Framegrabber................................................................... 53

3.2.2. Lưu dữliệu từFramegrabber vào SDRAM .............................................................. 55

3.2.3. Các cơchếghi đọc SDRAM: SDRAM Controller, Dual Port SDRAM................ 55

SDRAM Controller .................................................................................................................... 55

Pipeline Read Operation ...................................................................................................... 56

Pipeline Write Operation ..................................................................................................... 56

Dualport Module for the SDRAM Controller...................................................................... 58

www.ngohaibac.net

3.2.4. Image Processing core ................................................................................................... 60

3.2.5. Hiển thịảnh lên VGA: VGA Generator .................................................................... 67

VGA Color Signals .................................................................................................................... 67

VGA Signal Timing................................................................................................................... 68

Nguyên tắc hoạt động của VGA Generator .......................................................................... 69

3.2.6. Picoblaze và hệthống điều khiển trung tâm ............................................................ 71

3.2.6.1. Khái quát PicoBlaze............................................................................................... 71

KCPSM3 Module ................................................................................................................... 73

Kết nối với bộnhớROM chương trình.............................................................................. 73

3.2.6.2. Sơđồcấu trúc của khối xửlý trung tâm ............................................................ 75

Thuật toán của chương trình ................................................................................................. 75

3.3. Thiết kếgiao diện điều khiển hệthống............................................................................. 76

Chức năng.................................................................................................................................... 77

3.4. Mô phỏng và kết quả............................................................................................................. 77

Phương án mô phỏng ..................................................................................................................... 77

Kết quả.............................................................................................................................................. 78

Kết luận .................................................................................................................................................... 79

Tài liệu tham khảo ....

LINK 1 - TÌM KIẾM SÁCH/TÀI LIỆU ONLINE (GIÁ ƯU ĐÃI NHẤT)

LINK 2 - TÌM KIẾM SÁCH/TÀI LIỆU ONLINE (GIÁ ƯU ĐÃI NHẤT)

LINK 3 - TÌM KIẾM SÁCH/TÀI LIỆU ONLINE (GIÁ ƯU ĐÃI NHẤT)

LINK 4 - TÌM KIẾM SÁCH/TÀI LIỆU ONLINE (GIÁ ƯU ĐÃI NHẤT)

LINK DOWNLOAD