THIẾT KẾ VÀ THỰC HIỆN HỆ THỐNG THU VÀ HIỂN THỊ ẢNH TRÊN NỀN FPGA (Chu Văn Thành)

 



NỘI DUNG:


MỞ ĐẦU  1 

1.  Lý do chọn đề tài  1 

2.  Lịch sử nghiên cứu  1 

3.  Mục đích  nghiên cứu, đối tượng và phạm vi nghiên cứu của đề tài  2 

4.  Phương pháp nghiên cứu  2 

5.  Tóm tắt cô đọng các luận điểm cơ bản và đóng góp mới của tác giả  3 

6.  Nội dung trình bày luận văn  3 

Chƣơng 1: TỔNG QUAN  5 

1.1  Tính thời sự của đề tài  5 

1.2  Hướng nghiên cứu của đề tài  7 

1.3  Tổng quan về hệ thống thu và hiển thị ảnh  7 

1.3.1  Tổng quan về các thiết bị logic lập trình  7 

1.3.2  FPGA và các ưu, nhược điểm  9 

1.3.3  Kiến trúc cảm biến thu thập  hình ảnh  15 

1.4  Cấu trúc tổng quan hệ thống  19 

1.4.1  Ý tưởng thiết kế hệ thống  19 

1.4.2  Cấu trúc tổng quan hệ thống  20 

1.5  Tóm tắt chương  21 

Chƣơng 2: PHÂN TÍCH LỰA CHỌN HỆ THỐNG  22 

2.1  Cấu trúc phần cứng hệ thống  22 

2.2  Lựa chọn chip FPGA  23 

2.3  Lựa chọn cảm biến hình ảnh  26 

2.3.1  Giao diện cảm biến CMOS OV9650  28 

2.3.2  Tính năng OV9650  28 

2.3.3  Thông số kỹ thuật OV9650  29 

Trang | 7  

 

2.3.4  Sơ đồ Pin OV9650  30 

2.4  Lựa chọn khối bộ nhớ hệ thống  37 

2.5  Lựa chọn giao diện hiển thị ảnh  44 

Chƣơng 3: THIẾT KẾ HỆ THỐNG THU THẬP HÌNH ẢNH  47 

3.1  Thiết kế khối Camera  47 

3.1.1  Thiết kế mạch giao diện Camera  47 

3.1.2  Thiết mã chương trình điều khiển camera  48 

3.2  Thiết kế khối bộ nhớ hệ thống  51 

3.2.1  Thiết kế mạch giao diện SDRAM  51 

3.2.2  Thiết kế mã chương trình điều khiển SDRAM  51 

3.3  Thiết kế khối hiển thị hình ảnh  53 

3.3.1  Thiết kế mạch giao diện VGA  53 

3.3.2  Thiết kế mã chương trình điều khiển VGA  53 

3.4  Kết luận chương  57 

Chƣơng 4: MÔ PHỎNG VÀ THỰC HIỆN HỆ THỐNG TRÊN FPGA  58 

4.1  Thực hiện hệ thống trên FPGA  58 

4.1.1  Khối điều khiển cảm biến hình ảnh CMOS  59 

4.1.2  Khối điều khiển đọc, ghi dữ liệu SDRAM  64 

4.1.3  Khối điều khiển hiển thị VGA  72 

4.2  Kết quả thực hiện hệ thống  74 

4.3  Tóm tắt chương  78 

KẾT LUẬN VÀ KIẾN NGHỊ  79 

1.  Kết luận  79 

2.  Kiến nghị  80 

TÀI LIỆU THAM KHẢO  81 

PHỤ LỤC 1: CÁC KHỐI THÀNH PHẦN  83 

PHỤ LỤC 2: MÃ CHƢƠNG TRÌNH ĐIỀU KHIỂN HỆ THỐNG THU VÀ HIỂN 

THỊ ẢNH  85 

PHỤ LỤC 3: SƠ ĐỒ CẤU TRÚC MÃ CHƢƠNG TRÌNH  101 

PHỤ LỤC 4: BẢNG ĐỊA CHỈ VÀO RA FPGA








LINK DOWNLOAD

 



NỘI DUNG:


MỞ ĐẦU  1 

1.  Lý do chọn đề tài  1 

2.  Lịch sử nghiên cứu  1 

3.  Mục đích  nghiên cứu, đối tượng và phạm vi nghiên cứu của đề tài  2 

4.  Phương pháp nghiên cứu  2 

5.  Tóm tắt cô đọng các luận điểm cơ bản và đóng góp mới của tác giả  3 

6.  Nội dung trình bày luận văn  3 

Chƣơng 1: TỔNG QUAN  5 

1.1  Tính thời sự của đề tài  5 

1.2  Hướng nghiên cứu của đề tài  7 

1.3  Tổng quan về hệ thống thu và hiển thị ảnh  7 

1.3.1  Tổng quan về các thiết bị logic lập trình  7 

1.3.2  FPGA và các ưu, nhược điểm  9 

1.3.3  Kiến trúc cảm biến thu thập  hình ảnh  15 

1.4  Cấu trúc tổng quan hệ thống  19 

1.4.1  Ý tưởng thiết kế hệ thống  19 

1.4.2  Cấu trúc tổng quan hệ thống  20 

1.5  Tóm tắt chương  21 

Chƣơng 2: PHÂN TÍCH LỰA CHỌN HỆ THỐNG  22 

2.1  Cấu trúc phần cứng hệ thống  22 

2.2  Lựa chọn chip FPGA  23 

2.3  Lựa chọn cảm biến hình ảnh  26 

2.3.1  Giao diện cảm biến CMOS OV9650  28 

2.3.2  Tính năng OV9650  28 

2.3.3  Thông số kỹ thuật OV9650  29 

Trang | 7  

 

2.3.4  Sơ đồ Pin OV9650  30 

2.4  Lựa chọn khối bộ nhớ hệ thống  37 

2.5  Lựa chọn giao diện hiển thị ảnh  44 

Chƣơng 3: THIẾT KẾ HỆ THỐNG THU THẬP HÌNH ẢNH  47 

3.1  Thiết kế khối Camera  47 

3.1.1  Thiết kế mạch giao diện Camera  47 

3.1.2  Thiết mã chương trình điều khiển camera  48 

3.2  Thiết kế khối bộ nhớ hệ thống  51 

3.2.1  Thiết kế mạch giao diện SDRAM  51 

3.2.2  Thiết kế mã chương trình điều khiển SDRAM  51 

3.3  Thiết kế khối hiển thị hình ảnh  53 

3.3.1  Thiết kế mạch giao diện VGA  53 

3.3.2  Thiết kế mã chương trình điều khiển VGA  53 

3.4  Kết luận chương  57 

Chƣơng 4: MÔ PHỎNG VÀ THỰC HIỆN HỆ THỐNG TRÊN FPGA  58 

4.1  Thực hiện hệ thống trên FPGA  58 

4.1.1  Khối điều khiển cảm biến hình ảnh CMOS  59 

4.1.2  Khối điều khiển đọc, ghi dữ liệu SDRAM  64 

4.1.3  Khối điều khiển hiển thị VGA  72 

4.2  Kết quả thực hiện hệ thống  74 

4.3  Tóm tắt chương  78 

KẾT LUẬN VÀ KIẾN NGHỊ  79 

1.  Kết luận  79 

2.  Kiến nghị  80 

TÀI LIỆU THAM KHẢO  81 

PHỤ LỤC 1: CÁC KHỐI THÀNH PHẦN  83 

PHỤ LỤC 2: MÃ CHƢƠNG TRÌNH ĐIỀU KHIỂN HỆ THỐNG THU VÀ HIỂN 

THỊ ẢNH  85 

PHỤ LỤC 3: SƠ ĐỒ CẤU TRÚC MÃ CHƢƠNG TRÌNH  101 

PHỤ LỤC 4: BẢNG ĐỊA CHỈ VÀO RA FPGA








LINK DOWNLOAD

M_tả
M_tả

Không có nhận xét nào: