SLIDE BÀI GIẢNG - Thiết kế số với Verilog HDL (Tống Văn On)


Đặc tả: được viết trước tiên, mô tả một cách trừu tượng chức năng, giao diện và cấu trúc tổng thể của mạch số cần thiết kế. Người lập kiến trúc không cần nghĩ về cách thức thực hiện mạch số.
Mô tả hành vi: được tạo ra để phân tích thiết kế dựa vào chức năng, hiệu suất, tuân theo các chuẩn và các vấn đề mức cao. Mô tả hành vi có thể được viết bằng HDL. Mô tả hành vi được biến đổi thủ công thành mô tả RTL trong HDL. Người thiết kế phải mô tả luồng dữ liệu sẽ thực hiện mạch số.


Bước 1: Đặc tả thiết kế.
Bước 2: Mô tả hành vi.
Bước 3: Mô tả RTL (HDL)
Bước 4: Kiểm tra và xác minh chức năng. (không đạt: bước 3)
Bước 5: Tổng hợp logic.
Bước 6: Netlist mức cổng.
Bước 7: Kiểm tra và xác minh logic. (không đạt: bước 3)

Bước 8: Lập sơ đồ tầng, định vị trí, định tuyến.
Bứớc 9: Layout vật lý.
Bước 10: Xác minh layout.(không đạt: bước 8, bước 3)
Bước 11: Thực hiện.

Chữ bình thường: mức biểu diễn thiết kế.
Chữ nghiêng: Quá trình xử lý.


Đặc tả: được viết trước tiên, mô tả một cách trừu tượng chức năng, giao diện và cấu trúc tổng thể của mạch số cần thiết kế. Người lập kiến trúc không cần nghĩ về cách thức thực hiện mạch số.
Mô tả hành vi: được tạo ra để phân tích thiết kế dựa vào chức năng, hiệu suất, tuân theo các chuẩn và các vấn đề mức cao. Mô tả hành vi có thể được viết bằng HDL. Mô tả hành vi được biến đổi thủ công thành mô tả RTL trong HDL. Người thiết kế phải mô tả luồng dữ liệu sẽ thực hiện mạch số.


Bước 1: Đặc tả thiết kế.
Bước 2: Mô tả hành vi.
Bước 3: Mô tả RTL (HDL)
Bước 4: Kiểm tra và xác minh chức năng. (không đạt: bước 3)
Bước 5: Tổng hợp logic.
Bước 6: Netlist mức cổng.
Bước 7: Kiểm tra và xác minh logic. (không đạt: bước 3)

Bước 8: Lập sơ đồ tầng, định vị trí, định tuyến.
Bứớc 9: Layout vật lý.
Bước 10: Xác minh layout.(không đạt: bước 8, bước 3)
Bước 11: Thực hiện.

Chữ bình thường: mức biểu diễn thiết kế.
Chữ nghiêng: Quá trình xử lý.

M_tả
M_tả

Không có nhận xét nào: